电脑板常用集成电路简介及检测方法
一、电脑板的组成简介
游戏电脑板（或称节目板）尽管种类繁多，但其内部都是由中央处理器CPU、图像处理器PPU、声音处理单元、I／O接口电路、程序、数据、存贮器RAM／ROM等部分组成。电脑板其实就是一种特殊用途的计算机。
中央处理器CPU在通电后清零复位就开始工格，它首先从只读存贮器ROM中读出电脑板的特定程序，并按已因化的程序逐个调出其部分内容。此步在计算机中构成硬盘中内存的菜单显示，供使用者了解内存的资料菜单，还通过总线将数据和地址码送往PPU和声道处理单无，将数据码和地址码变成相关的图像信号和伴音信号。当操纵面板指令输入，通过I／O接品向CPU发出指令，使其按每个指令通过总线支持RAM，PPU等系统，调出相关的图像和声音信息。
CPU的处理信息能力与电脑板内存贮单元的容量是相等配置的。存贮器存贮的内容多少与贮单元多少计算的。通常，称一个存贮单元存贮的内容为一个“字”，而一个包涵的二进制的位数称为“字长”。很明显，字长越多，其信息的精度越高，对游戏机来说图像的象素也越多，看起来越清晰。一般机型8位和16位，但光碟机的内存已达32位以上。
一个存贮器由千万贮单元组成。存贮单元的多少表示存贮的容量，通常以K单位（1K为210，即1024个存贮单元）。一般存贮器有128K、256K，但有的为4M以上（1M＝1000K）。对1M的存贮器来说，它具有1000＊1024个存贮单元。存贮器的指挥者中央处理器CPU与存贮器的配置相适应，有8位和16位之分。
二、街机常用CPU的简介
为了组成不同的节目板，使用不同容量的存贮器和中央处理器。随着处理信息量的不同，大型游戏机有的使用一只CPU，有的使用两只CPU。单CPU电脑板，常用Z80A、6502、8080等8位CPU。双CPU电脑板，常用8位的Z80和16位的MC68000组成。
1．Z80型CPU的各脚功能
Z80的内部由以下部分组成：
其1－5脚为A11－A15地址总线，30－40脚为A0－A10地址总线。这16只构成三态输出16位地址总线。
第14、15、12、8、7、9、10、13依顺序构成D0－D7三态输入／输出数据总线。
第6时钟脉冲输入端（CLK）。输入周期T为25uS（即频率为4HMz）的时钟脉冲。
第11脚VCC，要求＋5V＋－O．25V，负载电流为9O－2OOMA。
第16脚为“中断”指令输入端（INI）。当由I／O接口电路送入低电平指令时，在现行指令结束时CPU响中断。
第17脚不受冯前令控制的中断输入控制（NMI）。它与第16脚不同的是，无论内部触发器处理于何种状态，只要输入中断脉冲指令，在脉冲下降沿立即中断。CPU将中断前的内容予以存贮，一旦复位返回原程序。
第18脚暂控制端（HALT）。由软件发出低电平指令CPU执行空操作指令，以等待再次接受操作指令。
第19脚三态输出的存贮器地址线保持端（MREQ）。低电平有效。其输出地址总线上保持一个同或写入的地址码。
第2O脚三态输出端（IORQ）。当CPU处中断状态时，此脚输出低电平，使地址总线低8位保持有I／O读或写有的效地址码。
第21脚三态读出设定端（RD），低电平在效。低电平使CPU从存贮器或I／O接口电路读出数据。此时如果第19脚也低电平，CPU则读出I／O接口数据。
第22脚写入低电平指令（WR）。该脚低电平，表示CPU数据总线有数据信息写入存贮器或I／O接口。
第23脚总线响就状态，低电平输出指令（BUSACK）。此脚低电平，说明CPU地址总线、数据总线和三态控制总线可接受外部控制指令。
第24脚输入低电平为等待状态（WAIT）。对寻址的I／O或存贮器暂停数据传送，直到此脚高电平时过进行I／O或存贮器数据传送。其目的是与存贮器和I／O动作同步。
第25脚外部总线申请输入端（BUSREQ），低电平有效。该脚低电平输入时，请求CPU在此指令下，当运行周期一结束立即处于预备总线输入状态。
第26脚低电平复位端（RES），使CPU清零置初始状态。由外电路提供1OONS的低电平脉冲。
第27脚操作码周期指示端（MI）。每取一操作码即相应输出一低电平周期指示。当此脚和第2O脚同时为低电平时，为中断响应周期。
第28脚刷新低电平输出端（RFSH）。当该脚输出低电平时和第19脚电平同时刷新动态存贮器。
第29脚接地端。
2．MC68OOO型CPU的各脚功能
MC68OOO为莫托洛拉公司生产的16位CPU。其中，第29－48脚眯地址总线A1－A2O三态输出端，第5O－52脚为A21－A23三态地址总线输出端。均为高电平有效，有直接对8M字节寻址。与第7、8脚配合，可对16M字节寻址。第5、4、3、2、1脚为DO－D4三态输入／输出数据总线端，第64、63、62、61、6O、59、58、57、56、55、54脚为D5－D15三态输入／输出数据总线端，可按16位字节或高／低两种8位字节进行数据的双向传输。
以下按其余各脚顺序说明功能及动态有效电平：
第6脚三态输出地址总线端（AS），输出低电平有效。
第7、8脚为高/低字节数选通三态电平输出端（UDSLDS），输出低电平有效。与第9脚配合，表明当前数据总线D0-D15的有效位数。
第9脚读写三态电平批示输出端（R/W）。其高/低电平表示数据是读还是写。（第7、8、9脚电平与D0-D15的真值表见表1）。
第10脚数据交互传送回答输入电平端（DTACK），低电平有效。数据读写传送完成时，存贮器向此脚返送低电平，使CPU结束本次读写周期，COU以此低电平将数据馈存。
第11脚总线开放低电平输出端（BG）。当此脚为低电平时，CPU向周边控制设备指示总线开放，可供其它主机使用。
第12脚低电平输入回答信号端（BGACK）。当此脚为低昌平时表示系统中其主控系统已占用控制总线。
第13脚总线申请低电平输入端（BR）。在多个闰主控制系统中，各主控制备通过此脚向CPU提出占用总线申请。CPU第11脚输出低电平为回答电平信号。
第14脚Vcc,+5V +0.25V。
第15脚时钟信号输入端（CLK）。MC68000尾辍型号表示不同的时钟频率，共有MC68000L4/L8/L10四种。其中，MC68000L4的时钟频率为4MHZ，L6为6MHZ依次类推。时钟频率越高，其运算速度越快。例如，第11脚总线开放低电平下降沿到总线开放时间，从L4-L10分别为120ns,100ns,80ns,70ns。
第16、53脚为接地端。
第17脚双向控制的轶I/O信号端（HALT），低电平有效。当外部有低电平输入时，CPU在完成当前周期后轶，将所有数据输入端开放。如果CPU运行受阻也会停机，同时该脚输出低电平信号。
第18脚双向控制的复位脉冲双向控制的复位脉冲I/O电平（RES），当输入低电平时CPU清零复位，同时CPU对外围系统进行复位，同时CPU对外围系统进行复位，与第17脚配合完成系统清零。
第19脚三态输出线指示有效存贮器地址（VMA），低电平有效，表示地址总线上信息有效。
第20脚使能方波输出端（E）。其频率为CPU主频的1/10，用于外围系统芯片使能信号。
第21脚低电平输入端，指示外设地址码有效（VPA）。如果所涉及地址码属MC68000系列的CPU，则外部将低电平送入该脚。
第22脚取消当前的总线指令执行过程中受阻，外部系统向该脚发回低电平，引起总线命令受阻的情况有：（1）读写指令未得到外部系统执行。（2）“中断”过程中未读到中断电平。（3）在已设定的存贮系统中，无指令所要求读写内容。（4）操作中有失误。
第23、24、25脚IPL0、IPL1、IPL2中断请求指令输入端，低电平有效。当外设系统请求中断时，第25脚为最高位，第23脚为最低位，与24脚电平组合成8种状态。三脚都为低电平时为7级中断，都为高电平时为0级中断，当无中断请求时，三脚都为高电平。
第26、27、28脚（FC1、FC2、FC0）CPU功能指示三态输出电平，其组合电平指示CPU当前工作状态（见表2）。
3、6502型CPU的各脚功能
第1、2脚为VSS-5V。
第2脚等待低电平输入端（RDY）。为使CPU能支持慢速PROM，在读出时延迟一命令周期。
第3脚内部时钟振荡脉冲输出1（￠1），频率为1.023MHZ。
第4脚中断请求低电平输端（IRQ）；第5脚空；第6脚不可停止中断低电平输入端（NMI），低电平输入后，CPU执行当前指示后中断。
第7脚同步信号输出端（SYNC），此脚为高电平时表示操作在进行，同时有同步脉冲输出。
第8脚Vcc，5V+/-0.25V，功耗0.7W。
第9-20脚（AB0-AB1）64K字节地址总线输出端；第22-25脚（AB12-AB15）64K字节地址总线输出端；第26-33脚（DB7、DB6、DB5、DB4、DB3、DB2、DB1、DB0）双向三态数据交互总线端；第34脚输入/输出读写电平指令（RW），高电平为读出，低电平为写入。
第35、36脚空；第37脚时钟脉冲输入端（￠0），由外路时钟脉冲发生器产生1.023MHZ。
第38脚溢出标志设定输入端（SO），下降沿触发。
第39脚内部时钟脉冲输出2（￠2），频率为1.023MHZ。
第40脚复位脉冲输入端（RES），高电平使CPU复位。
6502时钟脉冲为1MHZ，6502A为2MHZ，因此6502A的运算速度比6502快。
4、8080A型CPU的各脚功能
数据总线和地址总线的相关脚：
第10、9、8、7脚和3-6脚依为数据输入/输出总线的D0-D3、D4-D7的引出端。第25-27脚，29-35脚、1脚和40、39、38、37、36脚依次为A0-A2、A3-A9、A10、A11-A15地址码输出端，地址总线输出可支持64K字节存贮器的地址码或256个I/O系统地址。
第2脚接地端；第11脚VSS-5V 正负0.5V，最大电流1MA。
第12脚复位端（RES）。低电平有效，复位脉冲清零程序计数。
第13脚请示输入电平（HOLD）。此电平信号送到该脚后，CPU完成现行运行周期后，外部系统获得总线控制权，使CPU的地址总线和数据总线接受输入信息。
第14脚中断请示电平输入端（INT）。当输入为高电平时，下一运行周期CPU暂停。如CPU处保持状态时或处于复位状态，将下接收中断请求。
第15脚时钟信号输入1（?2），其最高频率为2MHZ。
第16脚中断应答电平输出端（INTE）；第17脚数据总线开放指示输出电平（DBIN）。向外设系统指示数据总线处于输入状态。
第18脚写入状态输出低电平信号（WR）。用来控制存贮器写入I/O接口电路数据。
第19脚同步信号输出端（）。向外设系统提供每外周期开始的同步脉冲。
第20脚VCC，+5V，正负0.25V，最大电流80MA。
第21脚保持状态输出电平（HLDA）。说明CPU已响应第13脚的请求信号，数据总线和地址总线接收输入信号。
第22脚时钟信号输入1（?1），最高频率为2MHZ。
第23脚外部系统准备完毕向CPU输入的提示高电平（READY）。当外部系统存贮器、I/O系统速度较慢时，CPU根据其输入电平选择输入等待或输入运算。
第24脚等待输出端（WAIT）。当CPU送出一地址码后，第23脚未输入高电平则进入竺状态，以便与外部系统配合。
第28脚VCC，+12V，正负0.6V，最大电流70MA。
三、CPU不工作的检修方法
当街机显示屏为白板，按各种功能键无效，说明CPU不工作，出现死机。发现死机时，应拔去电源插头，稍后再启动。如果仍不能启动，可能CPU及其外围电路进行检查。使用中出现融会贯通机，在检查各挡插件是否接触良好后，可按以下步骤逐一检查。
1、由电源盒故障引起的死机
电源盒向电脑板提从稳定的5V、正负0.25V电压和拦音电路需要的12V电压等。其中，5VV电压不但要求其准确度应在4.75-5.25V之间，如果电源内阻过高、脉冲纹线干扰过大也会使CPU不动作。因此，遇此情况可先换电源盒再试。
如确认电源盒故障，应检查电源盒输出的5V电压的准确度，是否在1.85-4.95之间。然后检查其阻是否过高。方法是：首先在5V电压输出接入5欧电阻，使负载有1A的电流，此时用数字表测出准确电压值。然后再并联接入1欧的电阻（可截取1欧左右的电炉丝作为此电阻），再测其电压。两次不同负载下测行电压值，其差值不应大于0.25V否则电源程序内阻过大，应检查电源盒内的滤波电容、开头管是否变值。
电源输出电压脉冲纹波的检查，其方法是：在接入1欧假负载情况下，用数字有交流1V档串联0.1uF电容进行测试。如5V输出端脉冲值> 10MV（不准确，作参考比较），说明电源内部滤波电容有问题，更换后再测。
2、CPU的复位脉搏冲是否正常
CPU如果未复位，将不能输入任何指令，因此会出现死机。对低电平复位的CPU，要求复端的+5V电压比供电VCC延迟100MS再加到复位端。
复位电路的故障检查方法：可在昨位脚上焊出一导线，开机前用右手将此导线接地（5V、12V供电的负极端），左手开机后，立即将右手接地导线断开（人工强迫电平复位），如能使融会贯通机恢复，确认复位电路出故障。检查两组施密特触发器是否正常。一般电脑板中，利用RC延时电路获得低电平复位脉冲。常见故障是延时电路的充电电容容量减小，使延时量减小所致，可组钽电解电容更换。
3、时钟脉冲的检查
时钟脉冲是CPU能否正常工作的必需条件。CPU的时钟脉冲频率都在2-20MHZ，一般只有用示波器才能测出。如果无示波器，可用数字表DC电压1V档，并入680PF电容，再串联接入一只二极管（2AP9）检测，如时钟信号正常，其指示值应在2-3V之间。如无时钟脉冲，可榆查外设时钟振荡器。必要时可更换晶振试验，如无效，应检查用于产生振荡的驱动器74LS367或74LS368是否损坏。
4、数据总线和地址总线的检查
数据码和地址码均为脉冲信号，是否有传输码流，可用示波器观察。当无数据码流时，可检查CPU相关的A0-A11、D0-D11各脚电阻值是否对称，以便判断是否CPU内部损坏。方法是：关机状态下，用欧姆表置1K档检测A、D各脚对+5V、地之间阻值应相近，且不允许有一只脚对+5V、地之间正反向阻什为零，否则CPU、或外围电路存在短路故障，使程序中断，。此检测法也适合CPU的其它脚和对ROM、RAM集成电路的检测。
检测开机瞬间数据码、地址码输入端是否有脉冲指示，也可用上述数字表加二极管的方式。凡属CPU输出脚，昀可用此法检查有否脉冲，对CPU输入脚，也可用此法检查外设系统是否发出相关脉冲，如有脉冲输出，但又未送入CPU的输入脚，证明外设元器件有损坏。
CPU和RAM等器件，一般都采用插座安装，但忌随意更换。若怀疑某器件损坏，应先拔下与新件对照检测各脚阻值，确认已损坏再换入新件。
